答案: 圈尽可能大; 圈的总数尽可能少
本门课程完整答案：点击这里，查看 数字电路01密码的奥秘(武汉理工大学) 中国大学mooc答案满分完整版章节测验 m268365
答案: 错误
答案: 正确
答案: 1
答案: 两者皆可
答案: ×
的卡诺图中有 个无关项
答案: 4
的卡诺图中，应作 个圈化简
答案: 2
化简时，有 个无关项看作1
答案: 3
答案: ;
答案: 某一个圈只有自己独有的×时，这个圈可以删除。; 由四个×构成的正方形不能作圈; 既有0，也有1，还有×构成的矩形不能作圈化简。
答案: 卡诺图中×的个数与真值表中×的行数一致。; 卡诺图中的×看作1且能够作圈时，得到的与项更短
化简时，下列说法中正确的有
答案: 只有3个无关项看作1; 最大的圈包含4格; 最小的圈包含2格
图中所示电路的功能是（）。
答案: 其他答案都不正确
答案:
假设图中各元件参数满足三极管非线性工作的条件，则电路输出的表达式为（）。
假设图中各元件参数满足三极管非线性工作的条件，则电路输出的表达式为（）。
答案:
图中电路的输出Y的表达式为（）。
答案:
图中电路的输出Y的表达式为（）。
图中电路的输出Y的表达式为（）。
答案: 分立元件构成的门电路可以直接驱动各类负载
假设图中各元件参数满足三极管非线性工作的条件。关于图中的电路，不正确的说法是（）。
答案: 当A=0V，不论接什么样的负载，输出总是高电平。
答案: 截止区; 饱和区; 非线性区
答案: 分立元件构成的门电路比集成门电路更可靠。; 对于分立元件构成的门电路，其输出的高电平与负载无关。
假设图中各元件参数满足三极管非线性工作的条件，PN结的导通压降为0.7V。关于该电路的正确表述有（）。
答案: 当A输入为5V时，输出为低电平。; 当A输入为1V时，输出为高电平。; 当A输入为0V时，输出为高电平。
对于图中所示的电路，下列说法正确的是（）。
答案: 如果输入A=3V，三极管不一定饱和导通; 如果输入A=3V，三极管可能工作在放大状态
下图中输出Y的表达式为（）。
答案: 与非
下图中输出Y的表达式为（）。
答案: 或非
答案: 静态电流小
答案: 同或
答案: 13
图中电路的输出为（）
答案: 与非
图中电路的输出为（）
答案: 或非
图中电路的输出为（）
答案:
答案: 同或
答案: 功耗低; 抗干扰性强; 集成方便; 噪声容限电压大
答案: 截止区; 可变电阻区
对于图中的电路，说法正确的是（）。
答案: T是增强型NMOS管; 当Vi=0V时，T截止
对图中所示电路，假设VDD=5V ，VTN=2V， VTP=−2V。下列描述正确的有（）。
答案: 当A=0V时，Y≈5V; 当A=5V时，Y≈0V; 当A=0V时，T1截止，T2导通; 当A=5V时，T2截止，T1导通
答案: 高电平用逻辑
答案: 驱动门输出高电平时，工作在拉电流负载状态; 驱动门输出低电平时，工作在灌电流负载状态; 驱动门的输出电平不一样，扇出系数的计算也不一样
下面的电路输出Y的表达式是（）。
答案: 其他答案都不对
答案: 漏极开路异或门
下面的逻辑符号表示的是（）。
答案: 三态输出缓冲电路
答案: 器件烧坏
下图的输出L的逻辑表达式为（）
答案:
当CS=0时，下图的输出表达式为（）
答案: 三态门
答案: 低电平有效
答案: 其他答案都不对
答案: CMOS的OD门; CMOS的三态门; CMOS传输门
答案: 高电平; 低电平; 高阻态
答案: 实现线与; 完成输出的电平转换
答案: CMOS传输门可以传输数字信号; CMOS传输门可以传输模拟信号; CMOS传输门可以呈现高阻态
关于下面的电路，正确的说法有（）。
答案: EN=0时，电路输出Y呈现高阻态; EN=1时，电路输出Y等于A的非
关于下图的电路，说法正确的是（）。
答案: 当6端=0时，2端与12端相连; 当6端=1时，4端与12端相连
答案: 提高电路带负载的能力
答案: 4.75V～5.25V
对于下图的电路，其逻辑表达式为（）。
答案: 提高电路工作速度
答案: 有最大值和最小值
答案: 低阻态
答案: TTL反相器
答案: 74HC系列
答案: 和OD一样可以实现线与; 输出必须接上拉电阻到电源方可正常工作; 多个OC的输出可以并联
答案: 任意输入端接低于0.8V的电源; 任意输入端通过200欧的电阻接地; 任意输入端接地
答案: 接2V的电源; 通过100千欧的电阻接地; 悬空
如图所示的电路中，假设PN结的导通压降为0.7V。下面说法正确的有（）。
答案: 当A悬空时，L约等于0V; 当A>1.4V时，L约等于0V; 这是一个非门电路
答案: 驱动门的输出高电平最小值必须大于负载门的输入高电平最小值; 驱动门的输出低电平最大值必须小于负载门的输入低电平最大值
答案: TTL门电路的输入/出的高/低电平是一个范围，而不是一个固定的值; TTL门电路的功耗主要以静态功耗为主; TTL门的输出在高、低电平间转换时需要时间
答案: 输出端与电源之间接一个上拉电阻
下图中，与继电器线圈两端并联的二极管D的作用是（）。
答案: 中和电感产生的反电动势
答案: 可以实现输入、输出的电气隔离
图中门1输出的高电平（）。
答案: 具体由Rp的阻值决定
答案: 可以不相同
答案: 高电平
答案: 接高电平; 与其他输入端并接
答案: 接低电平; 与其他输入端并接
答案: VOH(min) ≥ VIH(min); VOL(max) ≤ VIL(max); IOH(max) ≥ IIH(total); IOL(max) ≥ IIL(total)
答案: 多个相同功能的CMOS门并联输出; 中间增加一个TTL缓冲电路
答案: 输出端与电源之间加上拉电阻; 驱动门采用OC门输出结构
答案: 输出的低电平超过规定的上限; 输出的高电平超过规定的下限
下图的连接是正确的。
答案: 错误
下图的连接是正确的。
答案: 正确
写出下图逻辑电路的输出表达式
在下图电路中，写出P的逻辑表达式。
分析下图电路的逻辑功能
答案: 全加器
确定下图中哪些电路的等价的？
答案: F2和F4
分析下图电路的逻辑功能
答案: 数值比较器
答案: ; ;
写出下图逻辑电路的输出表达式
答案: ; ;
在下图逻辑电路中，输出F由输入A、B、C三者共同决定。
在下图逻辑电路中，输出F仅仅由输入A、C决定，与B无关。
答案: 正确
在下图逻辑电路中，当B=0时，输出表达式F=C
答案: 错误
在下图逻辑电路中，当B=1时，输出表达式F=C
答案: 正确
电路如图所示，分析电路功能，右侧真值表中按最小项m0~m7的顺序，输出函数F的值序列为 （说明：答题时，数值之间不加空格和标点符号）。
答案: 10101100
电路如图所示，分析电路功能，右侧真值表中按最小项m0~m3的顺序，输出函数S的值序列为 ；（说明：答题时，数值之间不加空格和标点符号）。
答案: 0110
电路如图所示，分析电路功能，右侧真值表中按最小项m0~m3的顺序，输出函数C的值序列为 ；（说明：答题时，数值之间不加空格和标点符号）。
答案: 1110
试设计一个具有控制端C的3输入、3输出的逻辑电路。当控制信号C=0时，输出状态与输入状态相反；当C=1时，输出状态与输入状态相同。指出下图中正确的电路。
答案: 图2
某厂有A
答案: 图1
答案: 电路所用的器件数量最少; 电路所用的连线最少; 电路所用的器件种类最少
设计一个3输入的组合逻辑电路。当输入的二进制码小于5时，输出为0；输入大于等于5时，输出为1。下图为同学们提交的各种答案，正确的设计电路是
答案: F1; F3; F4
试设计一个4位奇偶校验器，即当4位数中有奇数个1时，输出为0，否则输出为1。在下图电路图中，正确的电路是
答案: F2; F3; F4
下面的逻辑函数有可能产生竞争冒险
答案: 正确
下面的逻辑函数有可能产生竞争冒险
答案: 正确
答案: 将数值信息转换为代码输出。
答案: 输入位，输出n位
答案: 编码器不工作
答案: 二进制编码器; 优先编码器; 二——十进制编码器; 键控8421BCD编码器
答案: 将代码转换为表示代码原意的数值信息。
答案: 有n个输入端，有个输出端。
一个组合逻辑电路的输入为、和；输出为、和；其工作波形如图所示；试用38译码器实现该组合逻辑电路，其逻辑电路图的正确答案为
给出可选择的逻辑电路图如下
答案: 图1
74LS138译码器的输入三个使能端为、和，使用该芯片设计的逻辑电路如下图所示，分析该电路的功能。
答案: 全减器
答案: 存储器的地址译码器; 作为逻辑函数产生器; 作为数据分配器
答案: 74HC42
对于七段译码器74HC4511，其灯测试输入的功能是
答案: 当时，无论其他输入端为什么状态，所有输出a~g均为1，该输入端用于检查译码器及其显示器各段的好坏。
答案: 段码指的是a~g段，高电平有效，位码指的是数码管的位置，低电平有效。
答案: 74LS153
图示组合逻辑电路由74LS138和74LS151组成，该电路的逻辑功能是
答案: 3位二进制数同比较器
在图示电路中，奇偶校验器功能的电路是 。
答案: 图2
答案: 74HC85
图示电路的逻辑功能是
答案: 2位二进制同比较器
用双四选一数据选择器和非门实现全减器，在下图4个电路中正确的是
答案: 74HC283; 74HC83
由3个全加器构成的电路，A、B、C、D、E为输入端，F为输出端，图示电路的逻辑功能是：奇偶校验，即检验5个输入端是否输入了奇数个“1”。
答案: 错误
由3个全加器构成的电路，A、B、C、D、E为输入端，F为输出端，图示电路的逻辑功能是：五个一位二进制数相加。
由3个全加器构成的电路，A、B、C、D、E为输入端，F为输出端，图示电路的逻辑功能是：多数表决器，即判断输入中是否多数为“1”。
由3个全加器构成的电路，A、B、C、D、E为输入端，F为输出端，图示电路的逻辑功能是：判断输入A、B、C、D、E是否相同。
答案: 错误
的卡诺图中有 个无关项
;
时，下列说法中正确的有
;
;
;
;
位，输出n位
、
和
；输出为
、
和
；其工作波形如图所示；试用38译码器实现该组合逻辑电路，其逻辑电路图的正确答案为 
、
和
，使用该芯片设计的逻辑电路如下图所示，分析该电路的功能。
的功能是
时，无论其他输入端为什么状态，所有输出a~g均为1，该输入端用于检查译码器及其显示器各段的好坏。
