答案: 错误
本门课程完整答案:点击这里,查看 数字电路01密码的奥秘(武汉理工大学) 中国大学mooc答案满分完整版章节测验 m268365
答案: 正确
答案: 输出端与电源之间接一个上拉电阻
下图中,与继电器线圈两端并联的二极管D的作用是()。
答案: 中和电感产生的反电动势
答案: 可以实现输入、输出的电气隔离
图中门1输出的高电平()。
答案: 具体由Rp的阻值决定
答案: 可以不相同
答案: 高电平
答案: 接高电平; 与其他输入端并接
答案: 接低电平; 与其他输入端并接
答案: VOH(min) ≥ VIH(min); VOL(max) ≤ VIL(max); IOH(max) ≥ IIH(total); IOL(max) ≥ IIL(total)
答案: 多个相同功能的CMOS门并联输出; 中间增加一个TTL缓冲电路
答案: 输出端与电源之间加上拉电阻; 驱动门采用OC门输出结构
答案: 输出的低电平超过规定的上限; 输出的高电平超过规定的下限
下图的连接是正确的。
答案: 错误
下图的连接是正确的。
答案: 正确
写出下图逻辑电路的输出表达式
答案:
在下图电路中,写出P的逻辑表达式。
答案:
分析下图电路的逻辑功能
答案: 全加器
确定下图中哪些电路的等价的?
答案: F2和F4
分析下图电路的逻辑功能
答案: 数值比较器
答案: ; ;
写出下图逻辑电路的输出表达式
答案: ; ;
在下图逻辑电路中,输出F由输入A、B、C三者共同决定。
在下图逻辑电路中,输出F仅仅由输入A、C决定,与B无关。
答案: 正确
在下图逻辑电路中,当B=0时,输出表达式F=C
答案: 错误
在下图逻辑电路中,当B=1时,输出表达式F=C
答案: 正确
电路如图所示,分析电路功能,右侧真值表中按最小项m0~m7的顺序,输出函数F的值序列为 (说明:答题时,数值之间不加空格和标点符号)。
答案: 10101100
电路如图所示,分析电路功能,右侧真值表中按最小项m0~m3的顺序,输出函数S的值序列为 ;(说明:答题时,数值之间不加空格和标点符号)。
答案: 0110
电路如图所示,分析电路功能,右侧真值表中按最小项m0~m3的顺序,输出函数C的值序列为 ;(说明:答题时,数值之间不加空格和标点符号)。
答案: 1110
试设计一个具有控制端C的3输入、3输出的逻辑电路。当控制信号C=0时,输出状态与输入状态相反;当C=1时,输出状态与输入状态相同。指出下图中正确的电路。
答案: 图2
某厂有A
答案: 图1
答案: 电路所用的器件数量最少; 电路所用的连线最少; 电路所用的器件种类最少
设计一个3输入的组合逻辑电路。当输入的二进制码小于5时,输出为0;输入大于等于5时,输出为1。下图为同学们提交的各种答案,正确的设计电路是
答案: F1; F3; F4
试设计一个4位奇偶校验器,即当4位数中有奇数个1时,输出为0,否则输出为1。在下图电路图中,正确的电路是
答案: F2; F3; F4
下面的逻辑函数有可能产生竞争冒险
答案: 正确
下面的逻辑函数有可能产生竞争冒险
答案: 正确
答案: 将数值信息转换为代码输出。
答案: 输入位,输出n位
答案: 编码器不工作
答案: 二进制编码器; 优先编码器; 二——十进制编码器; 键控8421BCD编码器
答案: 将代码转换为表示代码原意的数值信息。
答案: 有n个输入端,有个输出端。
一个组合逻辑电路的输入为、和;输出为、和;其工作波形如图所示;试用38译码器实现该组合逻辑电路,其逻辑电路图的正确答案为
给出可选择的逻辑电路图如下
答案: 图1
74LS138译码器的输入三个使能端为、和,使用该芯片设计的逻辑电路如下图所示,分析该电路的功能。
答案: 全减器
答案: 存储器的地址译码器; 作为逻辑函数产生器; 作为数据分配器
答案: 74HC42
对于七段译码器74HC4511,其灯测试输入的功能是
答案: 当时,无论其他输入端为什么状态,所有输出a~g均为1,该输入端用于检查译码器及其显示器各段的好坏。
答案: 段码指的是a~g段,高电平有效,位码指的是数码管的位置,低电平有效。
答案: 74LS153
图示组合逻辑电路由74LS138和74LS151组成,该电路的逻辑功能是
答案: 3位二进制数同比较器
在图示电路中,奇偶校验器功能的电路是 。
答案: 图2
答案: 74HC85
图示电路的逻辑功能是
答案: 2位二进制同比较器
用双四选一数据选择器和非门实现全减器,在下图4个电路中正确的是
答案: 74HC283; 74HC83
由3个全加器构成的电路,A、B、C、D、E为输入端,F为输出端,图示电路的逻辑功能是:奇偶校验,即检验5个输入端是否输入了奇数个“1”。
答案: 错误
由3个全加器构成的电路,A、B、C、D、E为输入端,F为输出端,图示电路的逻辑功能是:五个一位二进制数相加。
由3个全加器构成的电路,A、B、C、D、E为输入端,F为输出端,图示电路的逻辑功能是:多数表决器,即判断输入中是否多数为“1”。
由3个全加器构成的电路,A、B、C、D、E为输入端,F为输出端,图示电路的逻辑功能是:判断输入A、B、C、D、E是否相同。
答案: 错误